近日，华为工程师何庭波发表了一篇论文，详细阐述了τ（韬）定律及其在麒麟2026芯片中的应用。许多人认为3D堆叠技术会导致严重的发热问题，但麒麟2026的测试结果却与此相悖。与传统摩尔定律依靠缩小晶体管尺寸不同，华为在受到外部条件限制时，创新性地推出了τ缩放定律，重点压缩信号在芯片内的传输延迟，而非一味缩小晶体管。

该理论核心技术逻辑折叠，依赖于3D混合键合工艺，将电路变为多层堆叠的硅片，通过微小的垂直互连连接各层电路。这种方法替代了常规的水平走线，显著缩短了信号传输距离。麒麟2026芯片实现了1.5μm的键合节距，并拥有5000万根垂直互连，而预计下一代的麒麟2027将达到1μm键合节距，垂直互连数量超过1亿。

这一系列创新使得麒麟2026在单代迭代中，晶体管密度提高了55%，达到2.38亿个每平方毫米。这一提升与过去三年传统工艺所取得的成果相当。尽管晶体管数量大幅增加，功耗与温度却显著降低，NPU功耗下降66%，GPU下降58%，而CPU的大核功耗降低了41%。这种反常现象主要因为大部分能耗并非来自于晶体管的计算，而是来自于金属走线的数据传输。 千亿球友会

论文指出，逻辑折叠技术大幅缩短了信号的传输距离，降低了互连电容的功耗，同时，也允许电路降低工作电压，从而实现更大幅度的功耗下降。以NPU为例，保持29 TOPS的算力不变，频率降低了63%，电压压力下降至0.55V，功率密度减少了73%。

尽管有些模块如DSP显示出不同的表现，麒麟2026的功耗降低和功率密度却未达理想；但这一问题在麒麟2027中已得到改善，实现了功耗降低的同时，功率密度表现更佳。除了低功耗运行外，麒麟2026还具备涡轮增压模式，NPU算力可提升至70 TOPS，性能大幅提升。

为了解决热问题，华为采取选择性折叠技术，将高温和低温模块交替排列，确保热量分散，有效规避了3D堆叠带来的发热风险。此外，论文还提到，将任务分配到大量并行小核上，减少大核的串行负载，从而进一步释放折叠架构的功耗优势。 千亿球友会